2008年12月22日 星期一

12.22課堂練習


今天補坐上禮拜的練習,正位準觸發器
程式碼就不直接貼出了,都附在圖裡面

2008年11月24日 星期一

11.24-Hazards-free練習

為了使設計出來的電路更穩定安全,於是多加個組合電路進去。
這是今天聽到跟以前學的精簡電路完全不同的東西
我自己私底下也模擬了一次

這是全圖+程式碼

如果沒有加上組合電路的話,那跑出來就是top.f那樣
會有個Hazard
但是如果把電路加個and (a,b)的邏輯閘
就可以Hazard-free
跑出來就是top.f2的那條線
就完全沒有Hazard了

2008年10月20日 星期一

10/20上課練習成果zzz


這門課,其實到現在都還是在摸索,不過今天稍稍明白了如何寫四位元的加法器和16和64位元的加法器,不過今天練習的項目不是這個就是了-.-
以下是今天練習的內容

2008年10月6日 星期一

第一次上課成果




雖然圖跑出來了


有東西出來了


但是我根本不知道怎麼來的


Orz


只好回家在自己多多摸索


第一次上課

zzzzz又是修陳老師阿順的課 zzzzzzz
第一節課自己blog的密碼猜了半天,猜自己的密碼比簽樂透還難中

現在第二節了,其實我根本不知道老師在說些什麼
聽不太懂。只好先把白板的東西全部打在這上面
回家在自己查查看了zzzzzzz好痛苦的電腦課zzzzzzzzz

----------------------上課白板開始複製-----------------------
module top ;
wire a,b ;
reg c ;
system_clock #100 clock1 (a) ;
system_clock #50 clock1 (b) ;
always
#1 c=a & b ;
//延遲1個時間單位//
endmodule

----------------------------------------------------------------
---------------------白板另一邊--------------------------------
module system_clock (CLK) ;
parameter PERIOD = 100 ;
output CLK ;
reg CLK ;

initial
CLK=0 ;
always
begin
#(PERIOD/2) CLK=~CLK ;
#(PERIOD/2) CLK=~CLK ;
end

always @ (posedge CLK)
if ($time>1000) #(PERIOD-1)$stop
endmodule